LDO עיצוב: מה צריך להיות מתח DC הנומינלי בשער?

[raduga_in]

כאן יש לי dobut, כשאתה עיצוב לאלמנט להעביר את מה שצריך להיות המתח הנומינלי DC או Vgs בשער של pMOS כלומר האלמנט העוקף כדי להתחיל את העיצוב? TIA Raduga

 

[safwatonline]

גבוה כמו U יכול, כמו U צריך למזער את Vgs להבטיח ur ברוויה / subthreshold [גודל = 2] [צבע = # 999999] נוסף לאחר 1 דקות: [/ צבע] [/ גודל] אני מתכוון להיות כVG גבוה (Vgs להיות מינימום)

 

[leo_o2]

זה תלוי במצבך LDO הטעינה ואספקת המתח.

 

[ashish_chauhan]

אני מסכים עם safwatonline, אתה צריך לבדוק עם מצב עומס מקסימאלי וטווח התפוקה של מגבר השגיאה שלך.

 

[rachel607]

אולי נקודת DC נקבעת על ידי הזרם שקט זורם דרך נגדי המשוב.

 

[joezl82]

depands על מתח drope

 

[jt_rf]

תלוי בירידת ur את המתח. אם הנשירה היא פחות, אז Vgs צריך להיות פחות וגודל של טרנזיסטור לעבור הוא big.implies שער טרנזיסטור לעבור יותר טפיל. אם נשירה היא פחות Vgs צריך להיות גבוה, כך שגודלו של אלמנט עובר קטן. כובע שער ומכאן פחות טפיל של טרנזיסטור לעבור, מרמז תגובת מעבר טוב יותר.