בחירת Kvco ונושא רעש בעצמת PLL

[trashbox]

היי חבר 'ה, יש לי שתי שאלות לגבי עיצוב PLL, אתה מוכן בבקשה לתת לי הערות? בעיה להתעצבן 1.PLL אני רוצה לקבל שעון ריצוד נמוך עם מגוון מ50MHz ל200MHz. ישנם שתי בחירות בואו VCO יש רווח קטן (= לקבל Kvco = df / DV) על ידי מיני טכניקות כגון עקומת ע.נ. רבה בגלל רעש VCO הוא פרופורציונלי לKvco. ב) תן VCO להתנדנד בתדר כפול (מ100MHz ל400MHz) ולאחר מכן להשתמש במחיצה על ידי-2 כדי לקבל את טווח תדרי היעד (מ50MHz ל200MHz). היתרון הוא: התדירות הגבוהה יש ריצוד אבסולוטי קטן יותר (תניח אחוזים = ריצוד / תקופה שווה כמעט בתדר נמוך וגבוה), האות אחרי div-2 יש ריצוד קטן יותר אם div-2 לא introdule יותר רעש. החסרון הוא VCO יש Kvco הגדול בשיטה זו. אני לא בטוח איזו שיטה הוא טוב יותר במקרה זה? נושא הרעש 2.Power במערכת גדולה מאוד SOC כגון מעבד או GPU, החלקים הדיגיטליים יהיה להכניס רעש לחלקים אנלוגיים ידי מיני מנגנונים למרות כישורים רבים שמשו כגון טבעת שומר. השאלה שלי היא: בהשוואה לרעש של אנלוגי החודש (רעש תרמי ורעש קפיצי) עצמו, שהוא המקור הדומיננטי רעש, רעש מחלקים דיגיטליים או החודש עצמו בחלקים אנלוגיים? תודה רבה מאוד.

 

[selina_wch]

גב לנושא השני: רעש חשמל הוא sourse הרעש inportant ביותר במיוחד במערכת SOC. לאחר רעש הכח מבודד ככל האפשר, הרעש של אנלוגי החודש נחשב. באשר לסוגיה הראשונה, אני לא חושב ששני השיטות תובלנה לביצועים השונים מאוד. ברוכים לדון.