כללים | הודעות אחרונות | נושא RSS | חיפוש | הרשמה | התחבר

השעון עם הדור JK להעיף כשלון



Post new topic Reply to topic EDAboard.com אינדקס פורומים -> Analog circuit design -> לשעון עם הדור JK להעיף כשלון
גרסה ערבית בולגרית גירסה גירסה קטלנית גרסה צ 'כית הגירסה הדנית הגרסה הגרמנית הגירסה היוונית הגירסה האנגלית גרסה ספרדית פינית גירסה הגירסה הצרפתית גרסה הודו קרואטית גירסה גרסה אינדונזית הגירסה האיטלקית מהדורה עברית גרסה יפנית הגירסה הקוריאנית ליטאית גירסה לטביה גירסה הולנדית גרסה גירסה נורווגית גרסה פולנית גרסה פורטוגזית גרסה רומנית הגירסה הרוסית סלובקית גירסה סלובנית גירסה סרבית גירסה שוודית גירסה לטגלוג גירסה אוקראינית גירסה ויאטנמית גירסה גירסה סינית
מחבר הודעה
robismyname



הצטרפות: 17 ינואר 2008
הודעות: 105
עזר: 2
מיקום: מרכז פלורידה


Post 28 מאי 2009 18:47 לשעון עם הדור JK להעיף כשלון
אני ניצול של 26 MHz TCXO יחד עם JK להעיף כשלון להפיק 13MHz השעון כי יש צורך לעוד IC. השאלה שלי היא מה הקוד הסודי של JK תהפכו כשלון אוכל לחבר את 26 MHz TCXO? השעון, או ג 'יי ק?

מצטער, אבל אתה צריך התחבר כדי להציג את הקובץ המצורף
לראש הדף
trekkytekky



הצטרפות: 04 אפריל 2009
הודעות: 58
עזרו: 5
מיקום: פרת '


Post 29 מאי 2009 14:09 לשעון עם הדור JK להעיף כשלון
אם זה באמצעות IC (SN74/54LS107) לאחר מכן לחבר את מתנד השעון כדי לקשור PIN ו-J, K ו בהיר (CLR) גבוה. הפלט יהיה לעבור על נפילת קצה (לחלק 2)
לראש הדף
robismyname



הצטרפות: 17 ינואר 2008
הודעות: 105
עזר: 2
מיקום: מרכז פלורידה


Post 31 מאי 2009 18:18 Re: השעון עם הדור JK להעיף כשלון
trekkytekky כתב:
אם זה באמצעות IC (SN74/54LS107) לאחר מכן לחבר את מתנד השעון כדי לקשור PIN ו-J, K ו בהיר (CLR) גבוה. הפלט יהיה לעבור על נפילת קצה (לחלק 2)


יהיה חיבור J, K ו בהיר (CLR) VCC כדי להיות טוב מספיק?
לראש הדף
trekkytekky



הצטרפות: 04 אפריל 2009
הודעות: 58
עזרו: 5
מיקום: פרת '


Post 31 מאי 2009 18:50 לשעון עם הדור JK להעיף כשלון
החיבור אל Vcc יהיה בסדר, היא למשוך את תשומות גבוהים. כל שעליך לעשות הוא להיות מודעים לכך 107 יש מינימום נמוך משך הזמן של השעון 47nS ו מקסימלית תדר 30MHz מן Datasheet לך פורסם. אז את tcxo עשוי להיות מהיר על זה תלוי בתפקיד מחזור של הפלט שלה. רק דרך לגלות בוודאות הוא לנסות ולראות את זה. אם היא עושה את העבודה תהפכו את הפלט של כשלון יהיה 50% במחזור חובה, בלי לשים לב של קלט חובה מעגל.
לראש הדף
Post new topic Reply to topic EDAboard.com אינדקס פורומים -> Analog circuit design -> לשעון עם הדור JK להעיף כשלון
עמוד 1 מתוך 1 כל הזמנים הם GMT 2 שעות


התעללות | | מנהל | | מנהלי פורומים | | תמיכה קשר | | מפת האתר
נושא RSS