פורום אלקטרוניקה

כללים | הודעות אחרונות | RSS לנושא | חיפוש | הרשמה | התחבר

הוא סינכרוני או אסינכרוני העיצוב המועדף?


Post new topic Reply to topic EDAboard.com ראשי -> PLD, SPLD, גל, CPLD, FPGA Design -> האם סינכרוני או אסינכרוני העיצוב המועדף?
מחבר הודעה
pratibha MD



הצטרף: 01 Mar 2007
הודעות: 224
עזרו: 148


Post 17 מרס 2009 12:50

הסינכרון או אסינכרוניים עיצוב?


הוא סינכרוני או אסינכרוני העיצוב המועדף?
Plz לתת סיבות. עיצוב אסינכרוניים infered היא בדרך כלל על ידי בריח בתכנון FPGA תוך עיצוב סינכרון ידי כשלון.
אז, שבה הוא מושג טוב יותר על עיצוב?
לראש הדף
khamitkar.ravikant



הצטרף: 15 יולי 2008
הודעות: 228
עזרו: 114
מיקום: הודו


Post 17 מרס 2009 13:37

הסינכרון או אסינכרוניים עיצוב?


תמיד טוב שיש סינכרון. עיצוב כפלט כשלון לדפדף בכל זמן נתון ניתנים לחיזוי ואת occure אירועים באירועים השעון כך זה תמיד עדיף להשתמש סינכרון. עיצוב.
אם ללכת על U אסינכרוניים. עיצוב ולאחר מכן את הביצועים של FPGA לקבל hamperd ו U לא יקבלו את התוצאות הטובות ביותר.
U אם ברצונך לבדוק את xilinx אפילו אותו נותן אותה אזהרה כאשר השפה U להשתמש בתבניות.
U יכול ללכת xilinx ise של עריכת -> השפה התבנית -> VHDL -> סינתזה לבנות -> לדוגמה קידוד -> ולאחר מכן U יכול לבדוק כל הדוגמאות שהוא סינכרון. או אסינכרוניים.
xilinx אתן אזהרה על אסינכרוניים. עיצובים.
בדוק.
לראש הדף
Google
AdSense
גוגל אדסנס




Post 17 מרס 2009 13:37

מודעות




לראש הדף
pratibha MD



הצטרף: 01 Mar 2007
הודעות: 224
עזרו: 148


Post 18 מרס 2009 5:25

Re: סינכרון או אסינכרוניים עיצוב?


ראשית אני רוצה להודות לך עבור התשובה.
ניסיתי להפוך כשלון D אסינכרוניים ב ise. אבל אני לא קיבלתי שום אזהרות. אני משתמש ise 9.1
אתה יכול להציע plz איך אני יכול ללמוד ניתוח עיתוי בעיצוב החזית סוף? אני מתכוון בכל כלי גירסת הערכה?
לראש הדף
radix



הצטרף: 23 יולי 2002
הודעות: 157
עזר: 5


Post 18 מרס 2009 20:11

Re: סינכרון או אסינכרוניים עיצוב?


pratibha MD,

מהו אסינכרוניים תפנית ב VHDL / Verilog?

תפנית היא מה בעצם עושה עיצוב סינכרוני שכן הוא מרכיב clocked. מעגלים דיגיטליים אחרים כגון ו, או, XOR, ו muxes הם התקנים אסינכרוניים אבל צונחת ומונים לשנות בקצוות השעון ולתפוס את המדינה אסינכרוניים של התקנים אחרים.

אולי כדאי לך להרים ספר על עיצוב דיגיטלי לקבל familar עם כמה מהמושגים. באמת עיצוב אסינכרוניים אמור להיות אלטרנטיבה אפילו נמוך יותר כוח לעצב סינכרון מאז אין לך לרוץ חופשי שעונים.

רוב העיצובים FPGAs / ASICs הם עיצובים סינכרון. או לפחות הם מנסים להיות! מאוד שמח

Radix
לראש הדף
גרסה ערבית הגרסה הבולגרית גרסה קטלונית הגירסה הצ 'כית גרסה דנית הגרסה הגרמנית הגירסה היוונית הגירסה האנגלית גרסה ספרדית גרסה פינית הגרסה הצרפתית הגרסה הינדית גרסה קרואטית גרסה אינדונזית הגירסה האיטלקית גרסה עברית גרסה יפנית הגירסה הקוריאנית גרסה ליטאית גרסה לטבית הגירסה ההולנדית גרסה נורווגית גרסה פולנית גרסה פורטוגזית גרסה רומנית הגירסה הרוסית גרסה סלובקית גרסה סלובנית גירסה סרבית גרסה שוודית גרסה טגלוג גרסה אוקראינית גרסה ויאטנמית גירסה סינית
Post new topic Reply to topic EDAboard.com ראשי -> PLD, SPLD, גל, CPLD, FPGA Design -> האם סינכרוני או אסינכרוני העיצוב המועדף?
עמוד 1 מתוך 1

subj

text

כל הזמנים הם GMT 1 Hour
נושאים דומים:
Synchronous vs Asynchronous עיצוב (12)
סינכרוני אסינכרוני ו עיצוב (10)
@ ltera: סינכרונית לעומת סינכרוני Circuit עיצוב (2)
סינכרוני אסינכרוני ועיצוב במפגש SOC (1)
Synchronous & Asynchronous המדינה Machine-VHDL עיצוב (5)
לעומת סינכרוני אסינכרוני (4)
סינכרוני אסינכרוני ו (13)
סינכרוני אסינכרוני ו (4)
מערכת גלובלית אסינכרוני מקומית סינכרוני (2)
איך instantiate איפוס אסינכרוני & סינכרוני? (3)


התעללות | | מנהל | | מנהלי פורומים | | תמכו בנו | | Sitemap
נושא RSS