verilog מתקפל ( "להתחיל" - "סוף") קוד בסול

EDAboard.com ראשי -> שאלות אלקטרונית היסודי -> Verilog מתקפל ( "להתחיל" - "סוף") קוד בסול

מחבר

הודעה

davyzhu

הצטרף: 23 מאי 2004
הודעות: 521
עזר: 3
מיקום: מזרחי

14 ספטמבר 2006 15:28 verilog מתקפל ( "להתחיל" - "סוף") קוד בסול

היי כולם,

אני רוצה קוד Verilog מתקפל GVIM.

הסעיף Verilog הקוד "להתחיל" - "סוף" זוג. האם יש לדבר הדרכה על אופן השימוש מתקפל GVIM? והוא תומך GVIM "להתחיל" - "סוף" מתקפל זוג? תודה!

BTW, GVIM הגרסה שלי היא 6.2.

בברכה,
דייוי

לראש הדף

Google
AdSense
גוגל אדסנס

14 ספטמבר 2006 15:28 מודעות

לראש הדף

Harmasha

הצטרף: 03 Jan 2006
הודעות: 72
עזר: 4

15 ספטמבר 2006 17:33 Re: Verilog מתקפל ( "להתחיל" - "סוף") קוד

הי,
אתה יכול lcarify מה הוא מתקפל?

(בהנחה שזה פתיחת להתחיל לסגור אותו כהלכה עם סוף מקבילה, ואז
בודק gvim רק מתקפלים בסוגריים.
אתה צריך לפתח אתיקה של קידוד שלך כדי לבדוק את זה.
דרך אחת היא מתכוונת.
להתחיל
xxxx
xxxx
אם (xxx)
להתחיל
yyyy
yyyy
סוף
אחר
להתחיל
זזז
זזז
סוף
xxxx
xxxx
סוף

מקווה פיניתי לך.)

לראש הדף