שאלות נפוצות
חיפוש
כללים
הודעות אחרונות
Usergroups
Memberlist
קבצים מצורפים
עלון
פורומים RSS


העלה קובץ
הוספה של מודעות

PLD, SPLD, גל, CPLD, FPGA Design
פשוט ומורכב Programmable Logic Devices מ Altera, ברוש, Xilinx. שער שדה Programmable מערך. התקן ספציפי vhdl / Verilog / SystemC שאלות.

תגיות: xilinx FPGA, יישום FPGA, FPGA vhdl, cpld, plds, pld היגיון, vhdl, Verilog, VLSI, Altera, ברוש, Xilinx, atmel, programmable היגיון,
מנחה: סופר מנהלי

Goto Page 1, 2, 3 ... 223, 224, 225 הבא
קפוץ לדף:
שליחה
שליחה
EDAboard.com אינדקס פורומים -> PLD, SPLD, גל, CPLD, FPGA Design
חיפוש:
סמן את כל הנושאים שנקראו
נושאים תגובות מחבר תצוגות הודעה אחרונה
This topic is locked: you cannot edit posts or make replies. הכרזה: כולם ספרים אלקטרוניים כאן יימחק! למשתמשים תהיה אפשרות הוזהר!
0 klug 3132 21 מרץ 2007 22:21
klug
This topic is locked: you cannot edit posts or make replies. הכרזה: Verilog לעומת vhdl
0 FORUM_RULES 10693 23 נובמבר 2004 20:50
FORUM_RULES
No new posts פלט עיכוב הבעיה 32 סיביות פלט ( 50 נקודות עבור Sol)
7 khamitkar.ravikant 804 12 במאי 2009 8:40
galt_roark
No new posts SystemC
1 mani45 27 20 מאי 2009 19:33
pini_1
No new posts SystemC שימוש - קומפילציה עבור קשה ותוכנה?
2 ruschi 105 20 מאי 2009 19:29
pini_1
No new posts @ ltera Max7000 (ללא 'S') סדרה, מתכנת.
0 Gigillo74 15 20 מאי 2009 15:25
Gigillo74
No new posts הצפת השוק זיכרון מ Verilog ל vhdl
0 karper1986 12 20 מאי 2009 14:10
karper1986
No new posts השעון משימה מ Verilog ל vhdl
0 karper1986 21 20 מאי 2009 13:39
karper1986
No new posts Vhdl תפקיד יעיל למצוא מגוון חתום Vector
0 omara007 33 20 מאי 2009 10:19
omara007
No new posts Newbie השאלה - לוגיקה הפשוטה התקן
1 mrhamada 54 20 במאי 2009 9:56
LoomVortex
No new posts M1-SYSMGMT-dev-KIT: תקשורת בין Fusion-ProAsic
5 LoomVortex 87 20 במאי 2009 9:36
LoomVortex
No new posts איך אני יכול לתאר מכפיל משתמש ב-ROM vhdl?
0 yan25 24 20 במאי 2009 8:59
yan25
No new posts מבוא לעיצוב המקום ואת כביש ב VLSIs מאת פטריק
0 shitansh 33 20 במאי 2009 8:53
shitansh
No new posts פרוייקט חדש רעיונות
1 Mkanimozhi 18 20 במאי 2009 8:20
sau_sol
No new posts שגיאה ב ISE10.1 אבל לא ISE6.2
0 ahmadagha23 9 20 במאי 2009 7:09
ahmadagha23
No new posts תעזרו לי עבור SDIO
3 alpacinoliu 150 20 במאי 2009 4:59
alpacinoliu
No new posts אפשר להשתמש עם Labview Spartan 3A
3 elec-eng 201 19 מאי 2009 23:31
elec-eng
No new posts i2c התחלה ולעצור איתור
3 vipulsinha 63 19 מאי 2009 23:30
RBB
No new posts מעבד DLX
1 Mkanimozhi 96 19 מאי 2009 19:54
karper1986
No new posts סינון רעש ב-FPGA של זרם הווידאו
0 ombadei 57 19 מאי 2009 13:28
ombadei
No new posts Vhdl & Verilog לעומת
4 elcielo 697 19 במאי 2009 9:43
pini_1
No new posts משתני vhdl
[ Goto page Goto Page: 1, 2] 		35 ombadei 597 19 במאי 2009 9:23
FvM
No new posts עזרה, בסיסי vhdl המדינה המכונה קשר עם 2
7 nicklas_a74 177 19 במאי 2009 7:52
nand_gates
No new posts איפה אני יכול למצוא מפרט VPB אוטובוס?
0 kel8157 6 19 במאי 2009 7:49
kel8157
No new posts Vhdl - השעון עולה ו נופלת לקצה affectation
2 n3utr0 123 19 במאי 2009 7:40
kvingle
No new posts צריך הבהרה Xilinx ISE
4 senthilnathan.rajesh 147 19 במאי 2009 7:27
omara007
No new posts Xilinx Synthesis XST התהליך לוקח זמן רב tooooo!!
0 omara007 30 19 במאי 2009 4:21
omara007
No new posts PS2 בקריאה מקלדת vhdl
3 r0nald 78 19 במאי 2009 1:53
r0nald
No new posts איך אני יכול לתאר מכפיל משתמש ב-ROM vhdl?
0 yan25 24 18 מאי 2009 21:20
yan25
No new posts אנא, עזור לי! Verilog בעיות ב Xilinx ....
2 DoraSzasz 51 18 מאי 2009 19:19
DoraSzasz
No new posts FPGA קלט
0 roddyalan 27 18 מאי 2009 16:31
roddyalan
No new posts דופק גנרטור בעיה
5 שולי 213 18 במאי 2009 9:42
שולי
No new posts עיצוב סדרתי ב vhdl
1 abeltyukov 60 18 במאי 2009 6:24
ahmedalzaabi
No new posts כיצד heirarchical חורבה מבנה באמצעות VCS??
0 MohEllayali 63 17 מאי 2009 19:54
MohEllayali
No new posts התוצרת ב FPGA netlist השער ברמה?
2 lt.data 105 17 מאי 2009 17:23
FvM
No new posts FPGA יישום תכונה החילוץ מודול מתוך תמונות
0 varunmalhotra 63 17 במאי 2009 3:40
varunmalhotra
No new posts צרות באמצעות Spartan 3A Starter Kit ו כבל USB כדי JTAG
0 armed23ogm 69 17 במאי 2009 3:12
armed23ogm
No new posts קוד Verilog
0 dody_fadel 69 16 מאי 2009 21:34
dody_fadel
No new posts איך אני יכול לתאר מכפיל באמצעות תקליטורים, ב vhdl?
0 yan25 24 16 מאי 2009 17:41
yan25
No new posts SATA PHY שבב
19 cheesent 3228 16 מאי 2009 17:20
iso12
No new posts להתחבר Virtex-5 FPGA כדי TMS320C6474 DSP דרך RapidIO, SRIO ...
1 a.nemati 108 15 מאי 2009 16:26
Flemming_Sundance
No new posts Modelsim 6.5a & PE 6.3c סטודנט Edition
0 veiledcavalier 81 15 מאי 2009 12:00
veiledcavalier
שליחה EDAboard.com אינדקס פורומים -> PLD, SPLD, גל, CPLD, FPGA Design כל הזמנים הם GMT 2 שעות
Goto Page 1, 2, 3 ... 223, 224, 225 הבא
קפוץ לדף:
עמוד 1 מתוך 225
קפיצה אל:
הודעות חדשות הודעות חדשות אין הודעות חדשות אין הודעות חדשות הכרזה הכרזה
הודעות חדשות [פופולרי] הודעות חדשות [פופולרי] אין הודעות חדשות [פופולרי] אין הודעות חדשות [פופולרי] <a href='promote/index.html' target='_blank'> קידום הנושא (-30 נקודות) </ a>